Single-Board RIO (sbRIO)でLVDS信号を送受信する方法

本資料ではSingle-Board RIO (sbRIO)でLVDS信号を送受信するための設定方法について説明します。sbRIOではRIO Mezzanine Card (RMC)のデジタルIOラインを拡張することで、Low Voltage Differential Signaling (LVDS)通信に使用することが可能になります。RMCをLVDS通信用に使用するにはsbRIO CLIPジェネレータで専用のComponent-Level Intellectual Property (CLIP)を作成し、LabVIEW FPGAに取り込む必要があります。

sbRIO ClipジェネレータでCLIPを作成する

1. CLIP名を記入し、使用するターゲットタイプを選択します。CLIPの説明を記載すると後述の通り、LabVIEWのプロパティ画面でこちらで記載した説明文を確認可能です。
   
2. シリアル通信用ポートを使用する場合は、こちらで設定します。
   
3. LVDS通信用に、I/Oラインを定義します。LVDS通信に必要な通信は下記の通りです。
    
   
   • I/O標準: LVDS_25
   • 方向: Input
   • 駆動強度: N/A
   • スルー: None
   • バンク電圧レベル: 2.5 V
     
     
4. I/O標準はデフォルトでLVCMOSに設定されています。各デジタルラインをLVDS_25に変更する際は、必ず「_P」が付くラインで設定してください。設定すると、差動ペアとなる「_N」ラインは自動的にグレーアウトされます。
   
   LVDS_25に変更すると、いくつかの警告が表示されます。最初の警告は、そのラインが双方向（bidirectional）に設定されているという内容です。差動ラインは入力または出力のいずれかに設定する必要があります。次に、バンク電圧が3.3Vに設定されているという警告が表示されます。LVDS_25規格では2.5Vが必要なため、バンク電圧を適切に変更してください。さらに、ドライブ強度とスルーレートに関する警告も表示されます。差動信号の場合、これらはどちらも「N/A」に設定する必要があります。すべての警告が解消されると、次のステップに進むことができます。
   
5. LabVIEW I/Oノードを定義します。こちらのステップで追加したI/Oノードのみが、後述の通りLabVIEWのプロジェクトファイルに出現します。送信ポート、受信ポート、それぞれの追加時の設定は下記の通りです。
   
   
   
   • I/O方向: 
     • Input用ポート: 読み取り専用
     • Output用ポート: 読み取り/書き込み
   • LabVIEWデータタイプ: Boolean
     
     
6. CLIP用にクロックリソースを構成する場合は、こちら設定します。
   
7. 作成したCLIPの出力先を指定し、終了します。正常に完了した場合、指定先に構成用のファイル、VHDファイルが生成されます。
   
   

LabVIEWに取り込む

1. LabVIEW プロジェクト上にターゲットを追加後、FPGA内のRMC Socketを右クリック→ Propertiesを選択します。
   
2. General > RMC Socketed Component Lvel IP Declarationで先ほど作成したCLIPの構成ファイル (.xml)ファイルを読み込みます。
   
3. CLIPの読み込みが正常に完了すると、DescriptionでsbRIO Clipジェネレータで記載した説明文が表示され、RMC Socket配下に設定したIOノードが現れます。
   
   

4. 出現したIOノードをドラッグし、FPGA VIに追加することで、RMSのDIOポートをLVDS通信に使用することが可能となります。