Cómo enviar y recibir señales LVDS en una placa Single-Board RIO (sbRIO)

Creación de un CLIP con el sbRIO CLIP Generator

1. Introduzca el nombre del CLIP y seleccione el tipo de destino.
   Si introduce una descripción, esta se mostrará posteriormente en la ventana de propiedades de LabVIEW.
    
2. Si es necesario, configure la definición del puerto serie.
    
3. Defina las líneas de E/S para la comunicación LVDS con los siguientes parámetros: 
   
   
   1. I/O Standard: LVDS_25
   2. Direction: Input u Output
   3. Drive Strength: N/A
   4. Slew Rate: N/A
   5. Bank Voltage Level: 2.5 V
4. El I/O Standard está configurado como LVCMOS de forma predeterminada.
   Al cambiar una línea digital a LVDS_25, asegúrese de configurar la línea con el sufijo “_P”. La línea “_N”, correspondiente al par diferencial, se deshabilitará automáticamente.

   Al seleccionar LVDS_25, pueden aparecer varias advertencias:

   • La línea está configurada como bidirectional. Las líneas diferenciales deben configurarse como Input o Output.
   • El bank voltage está configurado en 3.3 V. El estándar LVDS_25 requiere 2.5 V, por lo que debe modificarse.
   • Advertencias relacionadas con Drive Strength y Slew Rate. Para señales diferenciales, ambas deben configurarse como N/A.
    
5. Defina los nodos de E/S de LabVIEW.
   Solo los nodos agregados en este paso aparecerán en el proyecto de LabVIEW.
    
   
   1. I/O Direction
      • Puerto de entrada: Solo lectura
      • Puerto de salida: Lectura/Escritura
   2. LabVIEW Data Type: Boolean
6. Configure los recursos de reloj del CLIP, si es necesario.
    
7. Especifique la ubicación de salida del CLIP y finalice el proceso.
   Si no se detectan errores, se generarán el archivo de configuración y los archivos VHDL en la ubicación indicada.
    

Importar y ejecutar en LabVIEW

1. Después de agregar el target al proyecto, haga clic con el botón derecho en el RMC Socket dentro del FPGA y seleccione Properties.
   
2. En General » RMC Socketed Component Level IP Declaration, cargue el archivo de configuración CLIP (.xml) creado anteriormente.
   
3. Cuando el CLIP se cargue correctamente:

   • Se mostrará la descripción ingresada en el sbRIO CLIP Generator.
   • Aparecerán los nodos de E/S configurados bajo el RMC Socket.
    
   
4. Arrastre los nodos de E/S al FPGA VI para utilizar los puertos DIO de la RMC en la comunicación LVDS.