エラー56がVeriStand FPGA アドオンを使用時に発生する

更新しました Jan 17, 2024

使用製品

ソフトウェア

  • VeriStand Custom Devices
  • VeriStand

問題

アプリケーションにFPGAアドオンカスタムデバイス を使用していますが、タイムアウトエラー56が発生しました。この問題を解決するにはどうすればよいですか？

解決策

FPGA Addon Quick Start Guide.md で説明されているように、FPGAコードではFPGAビットファイルの開始時刻を制御するためにIRQ（アドレス30）が必要です。そのためFPGA VIの前にアドレス30の割り込みを追加する必要があります。このようにしてタイムアウトエラー56を回避することができます。

関連リンク

その他のサポートオプション

NIコミュニティに聞く

ディスカッションフォーラムで他のユーザーとコラボレーション



エンジニアからのサポートをリクエストする

有効なサービス契約が必要な場合があり、サポートオプションは国によって異なります。