我可以將NI LabVIEW FPGA VI轉換為VHDL程式碼嗎?

更新 Nov 9, 2020

產品資訊

軟體

  • LabVIEW FPGA IP Export Utility
  • LabVIEW FPGA Module

問題敘述

我已用NI FPGA Module和NI FPGA硬體在LabVIEW中撰寫及測試我的FPGA演算法。我想要在其他Xilinx FPGA上部署該演算法。請問如何將我的FPGA VI轉換為VHDL程式碼以便與Vivado Design Suite整合在一起?

解決方案

使用NI LabVIEW FPGA IP Export Utility,您就可以將FPGA VI作為加密的網表(netlist)或VHDL程式明碼(plaintext)輸出。
此應用程式功能可用於輸出演算法,該演算法可整合到Vivado專案中,並且可以在同型號的任何Xilinx FPGA設備上使用。例如,您可以將用在sbRIO-9627 (使用Zynq-7020 SoC) 的FPGA VI輸出成VHDL程式碼,然後將其整合到任何Xilinx Zync-7000系列SoCVivado Design Suite專案中。

相關資訊

大多數可以在LabVIEW FPGA palette上看到的節點(node)都可以用於建構演算法,但以下節點或功能是不可使用的:
  • 用於存取FPGA晶片外部資源的節點:
    • DMA FIFO
    • Peer-to-Peer (P2P) FIFO
    • DRAM Memory o I/O nodes
    • Interrupt o
    • User-Defined Variable
  • User-defined component level IP (CLIP)
  • 在top-level FPGA VI中的局部變數(local variable)。但您可以在非top-level VI中使用局部變數。