我可以将NI LabVIEW FPGA VI转换为VHDL代码吗?

更新 Jul 10, 2020

适用于

软件

  • LabVIEW FPGA IP Export Utility
  • LabVIEW FPGA Module

问题详述

我已经使用NI FPGA模块和NI FPGA硬件在LabVIEW中编写并测试了我的FPGA算法。我想在其他Xilinx FPGA上部署该算法。如何将我的FPGA VI转换为VHDL代码以与Vivado Design Suite集成?

解决方案

使用NI LabVIEW FPGA IP导出实用程序,可以将FPGA VI作为加密的网表或纯文本VHDL代码导出。
该实用程序可用于导出算法,该算法可集成到Vivado项目中,并可在同一类的任何Xilinx FPGA器件上使用。例如,可以将用于sbRIO-9627的FPGA VI(使用Zynq-7020 SoC)导出为VHDL代码,然后将其集成到任何Xilinx Zync-7000系列SoCVivado Design Suite项目中。

相关信息

尽管LabVIEW FPGA选板上的大多数可用节点都可以用作算法的构建模块,但不能使用以下节点或功能:
  • 访问FPGA芯片外部资源的节点:
    • DMA FIFO
    • 点对点(P2P)FIFO
    • DRAM内存 I/O节点
    • 中断
    • 用户定义的变量
  • 用户定义的组件级别IP(CLIP)
  • 顶级FPGA VI中的局部变量。您可以在非顶级VI中使用局部变量。