Interfaz de circuitos TTL y CMOS

Quiero conectar mis líneas digitales en mi placa DAQ de NI a mi circuito CMOS. ¿Cómo puedo conectarlos? ¿Cómo conecto dos señales digitales con diferentes niveles de voltaje?
¿Cuáles son algunas de las diferencias entre señales CMOS y TTL, y cómo se comparan?

Características de la lógica CMOS:

• Disipación de baja potencia: La disipación de potencia depende de la potencia de la fuente de poder, su frecuencia, carga en la salida y el tiempo de arranque. A 1 MHz y a 50pF de carga, la disipación de potencia es típicamente 10nW por compuerta.
• Retrasos de propagación corta: Depende de la fuente de poder, los retrasos de propagación son usualmente de 25 ns a 50 ns.
• Tiempos de subida y bajada controlados: Los flancos de subida y de bajada son usualmente denominados como rampas en lugar de funciones de escalón, y tardan entre 20% – 40% más que los retrasos de propagación.
• La inmunidad al ruido ronda el 50% o 45% de la oscilación lógica.
• Niveles lógicos serán esencialmente iguales a la fuente de poder, esto debido a la alta impedancia de entrada.
• Nivel de tensión desde 0 a VDD donde VDD es la fuente de tensión. Un nivel bajo es cualquier valor entre 0 y 1/3 de VDD mientras que un nivel alto se representa como cualquier valor entre 2/3 VDD y VDD.

Características de la lógica TTL:

• 10 mW de disipación de potencia por compuerta.
• Retrasos de propagación son de 10ns al tratar con 15 pF/400 Ω de carga.
• El rango de tensión está entre 0 y Vcc donde Vcc es usualmente 4.75V – 5.25V.
• El tiempo máximo de subida y bajada debe de ser de 50ns entre voltaje alto y bajo.
• Las especificaciones para la salida de corriente y de voltaje son las siguientes:
  • V_OL = 0.4V
  • V_OH = 2.4V
  • I_OL = 16mA
  • I_OH = 400µA
• Las especificaciones para la entrada de corriente y de voltaje son las siguientes
  • V_IL = 0.8V
  • V_IH = 2.0V
  • I_IL = 1.6mA
  • I_IH = 40µA

CMOS comparado con TTL:

• Los componentes CMOS son usualmente más caros que los equivalentes en TTL. Sin embargo, la tecnología CMOS es más barata a nivel de sistema, esto debido a los chips que poseen un menor tamaño además que requieren menos regulación.
• Los circuitos CMOS no drenan tanta potencia como los TTL en los períodos de inactividad. Sin embargo, el consumo de potencia de los CMOS se incrementa más rápidamente que los TTL al aumentar la velocidad del reloj. Un menor consumo de corriente requiere menor distribución de la fuente de alimentación, teniendo como producto un diseño más sencillo y barato.
• Debido a que los tiempos de subida y bajada son mayores, la transmisión de las señales digitales resulta más sencilla y barata con los chips CMOS.
• Los componentes CMOS son más susceptibles a daños por descargas electrostáticas con respecto a los componentes TTL.

Las siguientes figuras demuestran cómo conectar una señal TTL a un circuito CMOS y un circuito CMOS a una entrada TTL. Las figuras también muestran cómo interconectar los dos circuitos si los niveles de voltaje son incompatibles.

Figura 1: Interfaz TTL-a-CMOS usando resistencia pull-up



Figura 2: Interfaz CMOS a TTL mediante un CI de búfer CMOS



Figura 3: Interfaz TTL a CMOS mediante un transistor



Figura 4: Interfaz TTL a CMOS mediante un CI de búfer de colector abierto TLL



Figura 5: Interfaz CMOS a TTL mediante un CI de búfer CMOS

(Roger L. Tokheim, Digital Electronics, 3d ed., McGraw-Hill, Nueva York, 1990)