해결책
콘스탈레이션 플롯의 왜곡은 다음과 같은 이유로 발생할 수 있습니다.
- 송신기와 수신기 사이의 보상되지 않은 주파수 오프셋
- 신호 대 잡음비 (SNR) 불량
- 너무 높은 신호 전력으로 인한 클리핑 또는 DSP 오버플로(Overflow)
- 잘못된 심볼 또는 프레임 동기화
대부분의 NI USRP 디바이스에는 DC 오프셋 손상을 자동으로 줄이는 내부 DC 오프셋 보정 메커니즘이 있습니다. 그러나 신호에 의도적인 DC 콘텐츠가 있는 경우 자동 DC 오프셋 수정 메커니즘으로 인해 문제가 발생할 수 있습니다. 아래 옵션은 DC 오프셋 보정에서 왜곡을 제거하는 데 도움이 될 수 있습니다.
방법 1: 수신기(RX) 측의 로컬 발진기(LO) 주파수에서 반송파 주파수 오프셋.
DC 오프셋 보정 메커니즘은 RX LO의 피드 스루를 줄이기 위해 작동하지만 원하는 신호가 LO 주파수의 중심에 있을 때 원하는 신호의 DC 내용도 영향을 받습니다. 반송파 주파수에서 LO 주파수를 오프셋하여 원하는 신호에서 LO를 이동할 수 있습니다. 예를 들어 반송파 주파수가 2GHz인 경우 LO 주파수를 2.00009GHz(오프셋 90kHz)로 설정한 다음 반송파 주파수를 2GHz로 설정할 수 있습니다. LO 주파수는 특정 채널에 대한 NI USRP 프로퍼티 노드를 사용하여 설정할 수 있습니다.
방법 2: 데이터 클럭 속도 변경.
참고: 이것은 NI USRP-2900 및 USRP-2901 디바이스에서만 지원됩니다.
자동 DC 오프셋 보정 메커니즘은 장치가 작동하는 데이터 클럭 속도의 영향을 받습니다. 일반적으로 데이터 클럭 속도가 높을수록 DC 오프셋 보정이 더 빨라집니다. 따라서 높은 데이터 클럭 속도는 유용한 DC 콘텐츠가 있는 경우 원하는 신호에 해로운 영향을 미칠 수 있습니다. DC 오프셋 보정에 대한 데이터 클럭 속도의 영향을 완화하기 위해 더 낮은 값으로 설정할 수 있습니다. 데이터 클럭 속도는 데이터 클럭 속도 niUSRP 속성 노드를 사용하여 설정할 수 있습니다. 속성은 IQ 속도를 설정하기 전에 설정해야 합니다. 가능한 IQ 속도 목록은 데이터 클록 속도에 따라 다르므로 데이터 클록 속도를 수동으로 설정할 때 강제 IQ 속도를 확인하는 것을 잊지 마십시오.
참고: 단일 장치를 사용하여 TX 및 RX를 모두 수행하는 경우 TX 및 RX 세션에서 데이터 클럭 속도를 동일한 값으로 설정하십시오.