CMOS 和 TTL 訊號的基本差異為何?

更新 Dec 25, 2018

產品資訊

Hardware

  • PCI-6230

問題敘述

CMOS和TTL訊號之間有什麼區別?如何比較?

解決方案

CMOS 邏輯的特性:
  • 功率消耗少:功率消耗與電源供應之電壓、頻率、輸出負載,以及輸入上升時間有關。對於操作頻率 在 1 MHz 與負載為 50 pF 的情形下,每一個閘極之功率消耗通常為 10 nW。
  • 傳輸延遲短:取決於電源供應,通常傳輸延遲為 25 ns 至 50 ns。
  • 上升和下降時間被控制:上升和下降通常為 ramps,而不是 step functions,時間則大約比傳輸延遲還要多出 20-40%。
  • 抗雜訊能力在 full logic swing 之下可以達到 45% 或 50%。
  • 在 CMOS 系統下的邏輯位準實質上與供應之電源相等,因為它的輸入阻抗非常高。
  • 電壓準位範圍從0至VDD,其中VDD是電源電壓。低電位在0到1/3 VDD之間,而高電位在2/3 VDD和VDD之間。

TTL 邏輯的特性:
  • 每個閘極的功率消耗通常為 10 mW。
  • 在負載為 15 pF 和 400 ohm 情況下,傳輸延遲為 10 ns。
  • 電壓准位範圍為0至Vcc,其中Vcc通常為4.75V - 5.25V。電壓範圍0V - 0.8V邏輯位準為0.電壓範圍2V - Vcc邏輯位準為1。


CMOS與TTL相比:
  • CMOS電路在靜止時消耗的電力較TTL電路少。但是,與TTL相比,當時脈速度更快時,CMOS功耗增加得更快。較少的電源供應分配,因此電流亦較小,使得設計上可以較為簡單與便宜。
  • 由於上升和下降時間較長,數位訊號的傳輸變得更簡單且相較之下較不昂貴。
  • CMOS元件比TTL元件更容易受到靜電放電的損害。
資源:National Semiconductor CMOS Logic Databook和National Semiconductor LS / S / TTL Logic Databook

相關資訊

CMOS以單一元件來看較為昂貴。然而,由於 CMOS 晶片較小,並且需要的校準也較少,若以整體系統架構來看,相較之下的成本並沒有那麼地高。

本文是否有幫助?

無幫助