CMOS和TTL信号之间的基本差异是什么?

更新 Dec 7, 2018

适用于

Hardware

  • PCI-6230

问题详述

CMOS和TTL信号之间有什么区别?它们如何比较?

解决方案

CMOS逻辑电平的特点:
  • 低功耗:功耗取决于激励电压、频率、输出负载和输入上升时间。在1MHz和50pF的负载下,每个栅极的功耗通常为10 nW。
  • 短传播延迟:根据激励电压的不同,传播延迟通常约为25nS至50ns。
  • 上升沿和下降沿时间可控:上升和下降通常是陡坡而不是阶梯函数,它们比传播延迟长20-40%。
  • 噪声免疫力:接近完全逻辑摆幅的50%或45%。
  • 由于输入阻抗很高,逻辑信号的电平基本上等于所提供的功率。
  • 电压电平范围为0至VDD,其中VDD是电源电压。低电平在0到1/ VDD之间,而高电平在2/3 VDD和VDD之间。

TTL逻辑的特点:
  • 每个门的功耗通常为10mW。
  • 当驱动15pF /400欧姆负载时,传播延迟为10ns。
  • 电压电平范围为0至Vcc,其中Vcc通常为4.75V - 5.25V。电压范围0V - 0.8V代表逻辑电平0.电压范围2V - Vcc代表逻辑电平1。


CMOS与TTL相比:
  • CMOS电路在空闲时不会像TTL电路那样有较大的功耗。但CMOS电路随着时钟频率增加功耗增长的更快。低电流消耗需要更少的电源分布,因此促成了一个更简单、更便宜的设计。
  • 由于更长的上升和下降时间,CMOS芯片使传输数字信号变得更简单和更便宜。
  • 相比TTL器件,CMOS器件更容易被静电放电损伤。
资源:National Semiconductor CMOS Logic Databook和National Semiconductor LS / S / TTL Logic Databook

相关信息

同等材料下,CMOS元器件比TTL更贵。然而,在系统层面上,CMOS技术通常更便宜,需要更少的校准。

本文是否有帮助?

无帮助