CMOS와 TTL 신호의 차이점은 무엇입니까?

업데이트 됨 Nov 23, 2018

해당 제품

Hardware

  • PCI-6230

문의사항

CMOS와 TTL 신호의 차이점은 무엇이며 어떻게 비교합니까?

해결책

CMOS 로직의 특성 :
  • 낮은 전력 손실 : 전력 손실은 공급 전압, 주파수, 출력 부하 및 입력 상승 시간에 따라 다릅니다. 1MHz 50pF 부하에서의 전력 손실은 일반적으로 게이트 당 10nW입니다.
  • 짧은 전파 지연 : 전원 공급 장치에 따른 전파 지연은 일반적으로 약 25 nS 에서 50 nS입니다.
  • 상승 및 하강 시간 제어: 상승 및 하강은 일반적으로 계단형이 아닌 경사형이며 전파 지연보다 20 - 40 % 더 깁니다.
  • 노이즈 내성은 전체 로직 스윙의 50 % 또는 45 %에 근접합니다.
  • 입력 임피던스가 너무 높기 때문에 로직 레벨이 공급 전원과 동일합니다.
  • 전압 레벨의 범위는 0에서 VDD이며, 여기서 VDD는 공급 전압입니다. 낮은 레벨은 0 1/3 VDD 사이이며 높은 레벨은 2/3 VDD1 VDD 사이입니다.

TTL 로직의 특성 :
  • 전력 손실은 일반적으로 게이트 당 10mW입니다.
  • 전파 지연은 15 pF / 400 옴 부하를 구동 할 때 10 nS입니다.
  • 전압 레벨의 범위는 0 ~ Vcc이며, Vcc는 일반적으로 4.75V ~ 5.25V입니다. 전압 범위 0V - 0.8V는 로직 레벨 0을 생성합니다. 전압 범위 2V - Vcc는 로직 레벨 1을 생성합니다.
 
CMOS TTL 비교 :
  • CMOS 회로는 정지 상태에서 TTL 회로보다 적은 전력을 소모합니다. 하지만 클럭 속도가 빠를수록 CMOS 소비 전력은 TTL보다 빠르게 증가합니다. 전류 요구량이 낮을수록 필요한 전원 공급량이 줄어들기 때문에 디자인이 더 단순하고 저렴해집니다.
  • 상승 및 하강 시간이 길어짐에 따라 CMOS 칩을 통한 디지털 신호 전송이 더 간단하고 저렴해집니다.
  • CMOS 부품은 TTL 부품보다 정전기 방전으로 인한 손상 위험이 더 큽니다.

출처: National Semiconductor CMOS Logic Databook and National Semiconductor LS/S/TTL Logic Databook

추가 정보

CMOS 부품은 일반적으로 같은 수준의 TTL 부품보다 비쌉니다. 하지만 CMOS 칩이 더 작고 조정이 덜 필요하기 때문에 일반적으로 시스템 수준에서 비용적으로 유리합니다.

이 글이 도움이 되셨습니까?

도움 안됨