CMOSとTTL信号の基本的な違いは何ですか？

問題

解決策

• 低消費電力: 消費電力は電源電圧、周波数、出力負荷、および入力立ち上がり時間に依存します。1 MHz、50 pFの負荷での消費電力は、通常ゲート当たり10 nWです。
• 短い伝搬遅延: 電源によるが伝搬遅延は、通常25～50 nsです。
• 立ち上がりおよび立ち下がり時間が制御可能： 立ち上がりおよび立ち下がりは通常ステップ関数の代わりにランプ関数を用いて、伝搬遅延よりも20 ～ 40 ％長くなります。
• ノイズ耐性は、出力振幅の約45％または50％に近くなります。
• 入力インピーダンスが非常に高いため、ロジック信号のレベルは電源電圧とほぼ等しいです。
• 電圧レベルは0 VからVDDの間で、VDDは供給電圧です。LOWレベルは0 Vから1/3 VDDの間で、HIGHレベルは2/3 VDDからVDDの間です。

• 消費電力は、通常ゲート当たり10 mWです。
• 15 pF/400 Ωの負荷を駆動する場合、伝搬遅延は10 nsでする。
• 電圧レベルは、0 VからVcc で、通常Vccは4.75 ～ 5.25 Vです。0 V ～ 0.8 Vでロジックレベル0、2 V ～ Vccがロジックレベル1となります。

• CMOS回路は、休止中ではTTL回路ほどの電力を消費しません。しかし、CMOSの消費電力はTTL回路よりクロック速度が高速なほど増加します。電流消費を抑えられると電力供給が少なくて済むため、より簡単で安価な設計が可能です。
• 立ち上がり時間と立ち下がり時間が長いため、CMOSチップでのデジタル信号の伝送はより簡単で安価になります。
• CMOSコンポーネントは、TTLコンポーネントより静電放電による損傷の影響を受けやすくなります。

参考文献: National Semiconductor CMOS Logic Databook and National Semiconductor LS/S/TTL Logic Databook

追加情報