DAQデバイスにおけるアナログ出力の周波数分解能

問題

DAQデバイスを使用するにあたり、アナログ出力の周波数分解能を知りたいです。この値は自分で計算できますか？または代わりに使用できる近似値はありますか？

解決策

生成できるアナログ周波数（F_analog）は、アップデートクロック周波数（F_update）と1周期あたりのサンプル数（S_cycle）によって決まります。F_updateを生成するために使用されるオンボード20 MHzクロックは、整数でのみ除算できます。
 

例として、2 kHzで綺麗な正弦波を生成する必要がある場合、1周期ごとに約50サンプルが必要になります。

したがって、 

F_analog = F_update / S_cycle
2 kHz = F_update / 50
F_update = 100 kHz

よって、除数は以下のとおりです。 

20 MHz / x = 100 kHz 
x = 200

この計算は、100 kHzのアップデートクロックレートを取得するために、オンボードクロックを200で除算する必要があることを示しています。次に生成可能なアップデートクロックは、199または201の除数とした場合となります。たとえば、201を選択した場合、次の結果が生成されます。
 

アップデートクロック = 20 MHz / 201 = 99502.48 Hz
F_analog = 99502.48 Hz / 50 = 1990.05 Hz
 

この場合に生成できる最小の周波数変化は、約10 Hzです。もう1つの制限要因は、使用中のDAQデバイスのコード幅です。ただし、ほとんどのユーザはその数のサンプルがサイクルを表すことを望まないため、ほとんどの場合問題にはなりません。